2026上半年程序员重要知识点100条

2026上半年程序员重要知识点100条由希赛网软考频道整理，因篇幅有限，本文只展示了部分内容，完整内容请考生在本文文首本文资料处或文末的资料下载栏目下载。

2026上半年程序员重要知识点100条部分内容如下：

1、运算器和控制器的组成

运算器的构成：

i.算术逻辑单元AU：数据的算术运算和逻辑运算

ii.累加寄存器AC：通用寄存器，为AU提供一个工作区，用在暂存数据

iii.数据缓冲寄存器DR：写内存时，暂存指令或数据

iv.状态条件寄存器PSW：存状态标志与控制标志 （争议：也有将其归为控制器的）

控制器的构成：

i.程序计数器PC：存储下一条要执行指令的地址

ii.指令寄存器IR：存储正在执行的指令

iii.指令译码器ID：对指令中的操作码字段进行分析解释

iv.时序部件：提供时序控制信号

2、指令系统

立即寻址方式：操作数直接在指令中，速度快，灵活性差

直接寻址方式：指令中存放的是操作数的地址

间接寻址方式：指令中存放了一个地址，这个地址对应的内容是操作数的地址

寄存器寻址方式：寄存器存放操作数

寄存器间接寻址方式：寄存器内存放的是操作数的地址

计算机中最基本的单位基准时间为时钟周期

在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，每一项工作称为一个基本操作，完成一个基本操作所需要的时间称为机器周期（也称为CPU周期）。

指令周期是指取出并完成一条指令所需的时间，一般由若干个机器周期组成。

总结：指令周期>机器周期>时钟周期

3、内存编址

内存编址：存储器由一块块的空间（存储单元）组成，为了方便寻找到每一块空间，我们需要对每一个空间进行标识，即用地址（唯一的编号）来标识内存每个单元 

内存容量=每个芯片容量*芯片个数

每个芯片的容量=一个地址代表的容量*编址总数

4、内存的分类

ROM(只读存储器、：ROM中的内容在厂家生产时写入，其内容只能读出不能改变，断电后其中的内容不会丢失。

RAM(随机存储器、：既可以写入也可以读出，断电后信息无法保存，只能用于暂存数据。RAM又可以分为SRAM和DRAM两种。

SRAM：不断电情况下信息一直保持而不丢失

DRAM：信息会随时间逐渐消失，需要定时对其进行刷新来维持信息不丢失

5、高速缓存Cache

基于成本和性能方面的考虑，Cache（即高速缓存）是为了解决相对较慢的主存与快速的CPU之间工作速度不匹配问题而引入的存储器。

Cache中存储的是主存内容的副本。

在计算机的存储系统体系中，Cache是访问速度最快的层次(若有寄存器，则寄存器最快、。

使用Cache改善系统性能的依据是程序的局部性原理：

时间局部性：某条指令一旦执行，可能将会再次被执行；某数据被访问，可能将会再次被访问。

空间局部性：某程序一旦访问了某个存储单元，其附近的存储单元也可能将会被访问。

6、总线系统

总线分类：芯片内总线、元件级总线、系统总线（ ISA总线、EISA总线、PCI总线等）和外总线（RS-232C、SCSI总线、USB、IEEE-1394等） 

系统总线的分类：地址总线、数据总线和控制总线

数据总线：决定CPU和外界的数据传送速度。每条传输线一次只能传输1位二进制数据。“64位的CPU”是指CPU的数据总线的宽度是64位。字长取决于数据总线的宽度。

地址总线：CPU是通过地址总线来指定存储单元的，其决定了CPU所能访问的最大内存空间的大小。例如: 若计算机的地址总线的宽度为32位，则最多允许直接访问4GB的物理空间，所以最多支持4G内存。

控制总线：对外部器件进行控制，其宽度决定了CPU对外部器件的控制能力。

系统总线的性能指标：

带宽：单位时间上传送的数据量，即每秒钟传送的最大稳态数据传输率。

位宽：能同时传送的二进制数据的位数，或数据总线的位数，32位、64位等。