FPGA设计的安全性问题解析[3]

  A3：我建议初学者首先要理解FPGA的原理，这是基础，然后设计一些小型的代码，在验证设计的基础上真正的理解设计硬件的思想，那么这样的话你必然要学到如何结合FPGA资源，特点，性能等方面知识的理论才能专心于设计代码上。至于说芯片的设计安全也是必然要理解的，不然一个静电上去就毁掉芯片了，那你的老板肯定要感到Surprised了。设计的精髓就是设计的思路上的问题了，包括代码的设计技巧，系统要求的功能模块的实现方法，多个模块如何配合的代码设计，后期的验证，调试，到板级的设计调试等等，要做好FPGA设计不同于DSP，软件设计等等，精髓的东西即使现在讲给初学者，他一样是茫然的，不知道什么是什么，因为这是需要很强的功力才能理解和体会到的。需要时间需要付出，需要努力吃苦钻研技术，更需要成长的路上有良师的指导和同行朋友的交流，需要长期的积累的。到那时你就是希赛网了。

  Q4：用Actel的方案进行加密后，成本上有增加吗？

  A4：用ACTEL方案加密，成本不会增加。因为ACTEL的FPGA是单芯片的，所有的编程信息已经编程在FPGA内部，有了加密选项该信息不会被读出。

  Q5：作为刚接触FPGA的初学者，是否一开始就要深入了解芯片安全设计的精髓或者是原理之类的，还是应该把重点放在如何设计代码上？

  A5：了解FPGA的原理和代码设计，两者缺一不可。只有了解FPGA的结构，才能设计出更好的代码；编写代码能实现自己的设计意图，最终能熟练地使用FPGA。

  Q6：系统中运放很多都是闭环应用，但是仿真的时候经常要开环仿真，可是开环仿真不能真实模拟其实际工作环境，我该如何仿真呢？

  A6：这里应该是指的FPGA仿真吧，如果是运放的话要定好芯片之前就看懂了芯片手册了，然后在实际的环境中测试，在软件环境里仿真的话需要特别的工具，我目前不是很清楚。但是我们可以单就FPGA的仿真来谈问题。实际的环境中的仿真是板级的，但是也必须有信号源和反馈信号，否则这个闭环还是不会响应外界的信号而发挥其功能的。根据这个思想我们就要额外设计一个或是多个模块或是叫做模拟出一个信号源和接收反馈信号的模块，这里的模拟不是模拟信号的意思而是我们从设计的角度来看就是写一些Testbench，设计FPGA的会使用Verilog或是VHDL，做前端的RTL代码后我们其后可以借用Modelsim或是别的仿真软件输入满足设计需要的信号源（Testbench）查看波形，对于自己关注的节点或是信号标注以特别的名字，我们就能实现所谓的闭环仿真了。

  Q7：Actel的设计安全保护和计算机网络安全DES和RSA算法有什么联系或者是互补的关联？

  A7：ACTEL的设计安全是对设计的内容进行保密，阻止非法读取和写入；而计算机网络中的DES和RSA是对网络上流动的数据进行加密/解密。两者关系不大。

  Q8：关于全定制或半定制ASIC方面，是否也有同样安全设计？

  A8：对于全定制的ASIC，一般来说保密性不如半定制的ASIC。对于半定制的ASIC，如果定制信息很容易被读出的话，安全性就很差了；如果采用单芯片的半定制ASIC，而且定制信息不被读出，安全性就会很高。

[1]  [2]  [3]